原理:点这里
有问题欢迎留言哦~
电路文件已经托管至Github,欢迎star:点这里

五位阵列乘法器

电路图

此处注意:全加器FA的cout端是进位端而非输出端
在这里插入图片描述
使用硬件控制比循环累加的速度快得多。
但是存在串行进位链
改进版:
在这里插入图片描述

时间延迟分析

T是计算相加数的一级门延迟
3n–>2n
性能差别在1.5倍
在这里插入图片描述
在这里插入图片描述

五位无符号乘法流水线

原理图

在这里插入图片描述
这里的 X Y n XY_{n} XYn是通过这种集线器电路实现的,也就是X和Y的不同位在这里插入图片描述

在这里插入图片描述

电路图

一看就是老电工了
过程就是:驱动时钟–打开使能端–产生新的随机数–关闭使能端–计算
在这里插入图片描述

原码一位乘法器

原理图

在这里插入图片描述

电路图

在这里插入图片描述

补码一位乘法器

原理图

在这里插入图片描述

电路图

在做了在做了

Logo

有“AI”的1024 = 2048,欢迎大家加入2048 AI社区

更多推荐