写在前面

本系列文章主要讲解德州仪器（TI）TDA4VM芯片的相关知识，希望能帮助更多的同学认识和了解德州仪器（TI）TDA4VM芯片。

若有相关问题，欢迎评论沟通，共同进步。(*^▽^*)

---

错过其他章节的同学可以电梯直达目录↓↓↓

德州仪器（TI）—TDA4VM芯片详解—目录-CSDN博客

---

TDA4VM芯片

7. 详细描述

7.4 其他子系统

7.4.5 接口

 14. eQEP

增强式正交编码器脉冲(EQEP)外围设备用于与线性或旋转增量式编码器直接接口，从旋转机器获取位置、方向和速度信息，用于高性能运动和位置控制系统。增量式编码器的盘片上刻有单条槽纹。这些槽纹形成暗线和亮线的交替图案。盘片计数定义为每转一圈出现的暗/亮线对数(每转一圈的线数)。通常，会添加第二轨道以生成每转一次的信号(索引信号:QEPI)，该信号可用于指示绝对位置。编码器制造商使用不同的术语(如索引、标记、原点位置和零参考)来识别索引脉冲。

 15. GPIO

通用输入/输出(GPIO)外围设备提供了专用的通用引脚，可以配置为输入或输出。当配置为输出时，用户可以向内部寄存器写入以控制输出引脚上的状态。当配置为输入时，用户可以通过读取内部寄存器的状态来获取输入状态。

此外，GPIO外围设备可以在不同的中断/事件生成模式下产生主机CPU中断和DMA同步事件。

 16. GPMC

通用内存控制器是一个统一的内存控制器，专门用于与外部内存设备，如：

•  异步SRAM-like存储器和专用集成电路(ASIC)设备 
• 异步、同步和页面模式(仅在非多路复用模式下可用)突发NOR闪存设备
• NAND闪存
• 伪-SRAM器件

 17. Hyperbus 

Hyperbus模块是设备Flash子系统(FSS)的一部分。

Hyperbus模块是一种低引脚数内存接口，提供高读写性能。Hyperbus模块连接到Hyperbus内存(HyperFlash或HyperRAM)，并使用简单的Hyperbus协议进行读写操作。

有一个Hyperbus设备内部的模块。Hyperbus模块包括一个Hyperbus内存控制器(HBMC)。

 18. I2C

该设备包含十个多主机互连集成电路(I2C)控制器，每个控制器提供本地主机(LH)，如Arm或数字信号处理器(DSP)与任何I2C总线兼容设备之间的接口，该设备通过I2C串行总线连接连接到I2C总线的外部组件可以通过2线I2C接口从LH设备串行传输和接收最多8位的数据。

每个多主I2C模块都可以配置为I2C兼容的从设备或主设备一样工作。

WKUP_I2C0、MCU_I2C0、12C0和12C1控制器有专用的I2C兼容开漏缓冲器，并支持高速模式(在1.8 V模式下最高可达3.4Mbps，在3.3V模式下最高可达400kbps)。MCU_I2C1、I2C2、I2C3、I2C4、I2C5和I2C6控制器与标准LVCMOS I/O复用，连接模拟开漏，并支持快速模式(在1.8V/3.3V模式下最高可达400kbps)。I2C模拟是通过配置LVCMOS缓冲器在传输逻辑1时输出高阻状态(Hi-Z)而不是驱动高电平来实现的。

 19. I3C

该设备包含三个改进型内部集成电路(I3C)控制器，每个控制器提供本地主机(LH)，例如Arm，和任何通过I3C串行总线连接的I3C-总线兼容设备之间的接口。

 20. MCAN

控制器区域网络(CAN)是一种串行通信协议，它有效地支持分布式实时控制。CAN对电干扰具有高度的抗扰性。在CAN网络中，许多短消息被广播到整个网络，为系统中的每个节点提供了数据一致性。

MCAN模块支持经典CAN和CAN FD(具有灵活数据速率的CAN)规范。CANFD功能允许高吞吐量和增加每个数据帧的载荷。经典CAN和CAN FD设备可以在同一网络中共存而没有任何冲突。

 21. MCASP

MCASP功能作为一个通用的音频串行端口进行了优化，以满足各种音频应用的要求。MCASP模块可以同时在发射和接收模式下工作。MCASP可用于时分复用(TDM)流、I2S协议接收和传输以及组件间数字音频接口传输(DIT)。MCASP具有灵活性，可与Sony/Philips数字接口(S/PDIF)传输物理层组件无缝连接。

虽然组件间数字音频接口接收(DIR)模式(即S/PDIF流接收)不是MCASP模块的原生支持，但MCASP接收器的特定TDM模式实现允许轻松连接到外部DIR组件(例如，S/PDIF到I2S格式转换器)。

 22. MCRC

VBUSM CRC控制器是一个模块，用于执行CRC(循环冗余校验)以验证内存系统的完整性。当内存的内容读入MCRC控制器时，可以获得代表内存内容的签名。MCRC控制器负责为一组数据计算签名，然后将计算出的签名值与预定的良好签名值进行比较。MCRC控制器提供四个通道，用于并行对多个内存执行CRC计算，并可用于任何内存系统。通道1也可以进入数据跟踪模式，在该模式下，MCRC控制器通过CPU读取数据总线压缩读取的每个数据。

 23. MCSPI

MCSPI模块是一种多通道发送/接收、主从同步的串行总线。

该设备中共有11个MCSPI模块。

 24. MMC/SD

MMCSD主机控制器提供了一个接口，用于eMMC5.1(嵌入式多媒体卡)、SD4.10(安全数字)和SDI0 4.0(安全数字输入输出)设备。MMCSD主机控制器在传输层处理MMC/SD/SDIO协议、数据打包添加循环冗余校验(CRC)、插入起始/结束位以及检查语法正确性。

 25. OSPI

八进制串行外围设备接口(OSPI)模块是一种串行外围设备接口(SPI)模块，允许对外部闪存设备进行单、双、四或八读/写访问。该模块具有内存映射寄存器接口，为访问外部闪存设备的数据提供了直接的内存接口，简化了软件要求。

OSPI模块用于传输数据，可以是存储器映射的直接模式(例如，直接从外部闪存执行代码的处理器)，也可以是间接模式，其中模块被设置为静默地执行一些请求的操作，通过中断或状态寄存器发送其完成的信号。对于间接操作，数据通过内部SRAM在系统内存和外部闪存之间传输，内部SRAM被加载用于写入和卸载用于由设备主设备以低延迟系统速度读取。中断或状态存器用于识别应使用用户可编程配置寄存器访问此SRAM的特定时间。

 26. PCIE

Peripheral Component Interconnect Express(PCle)子系统围绕多通道双模PCle控制器构建，该控制器以每通道高达8.0 Gbps的速率为背板和印刷线路板上的串行链路提供低引脚数、高可靠性和高速数据传输。

 27. SerDes

SerDes的目标是将设备(SoC)的并行数据转换为可以通过高速电气接口输出的串行数据。在相反的方向上，SerDes将高速串行数据转换为可以由设备处理的并行数据。为此，SerDes包含各种功能块，以处理外部模拟接口和内部数字逻辑。

 28. WWDT

窗口式看门狗定时器为操作系统和基准代码提供定时器功能。该模块包含多个计数器，这些计数器定义操作系统中调度所需的时间基准。该模块使用RTI模块实现，但仅支持WWDT。

 29. Timers

所有定时器都包括特定的功能，可以向操作系统生成精确的滴答中断。

每个定时器可以从几个不同的独立时钟中计时。时钟源的选择由MCU_CTRL_MMR0/CTRL_MMR0中的寄存器确定。

在MCU域中，该设备提供了10个定时器引脚，用于作为MCU定时器捕获输入或作为MCU定时器PWM输出。为了提供最大的灵活性，这10个引脚可以与任何MCU_TIMER[9-0]实例一起使用。系统级多路复用器用于控制每个MCU_TIMER[9-0]的捕获源引脚和每个MCU_TIMER_IO[0-1]PWM输出的MCU_TIMER[9-0]。

在MAIN域中，该设备提供了8个定时器引脚，用于作为定时器捕获输入或作为定时器PWM输出。为了最大灵活性，这8个引脚可以与任何TIMER0到TIMER19实例一起使用。系统级多路复用器用于控制每个TIMER[19-0]的捕获源引脚和每个TIMER_IO[7-0]PWM输出的TIMER[19-0]源。

每个域中的每个奇数编号定时器实例可以可选地与同一域中的先前偶数编号定时器实例级联，以形成最多64位的定时器。例如，TIMER1可以与TIMER0级联，MCU_TIMER1可以与MCU_TIMER0级联，等等。

当级联时，TIMER充当TIMERi+1的32位预分频器，而MCU_TIMERn充当MCU_TIMERn+1的32位分频器。必须配置TIMERi/MCU_TIMERn以在所需速率生成 PWM 输出边缘，以递增TIMERi+1/MCU_TIMERn+1计数器。

 30. UART

UART是一种使用DMA进行数据传输或通过主机CPU进行中断轮询的从属外围设备。该设备中有十二个UART模块。当使用48MHz功能时钟时，所有UART模块都支持IrDA和CIR模式。每个UART都可以用于配置和与多个外部外围设备进行数据交换，或者在设备之间进行处理器间通信。

 31. USB

与先前的USB总线版本类似，USB3.0是一种通用电缆总线，支持主机设备与各种同时可访问的外设之间的数据交换。

该设备支持两个相同的USB子系统：

•  USB3SS0是SuperSpeed(SS)USB 3.0双角色设备(DRD)子系统，具有片上SS(USB3.0)物理层和HS/FS/LS(1)(USB2.0)物理层。 
•  USB3SS1是SuperSpeed(sS)USB 3.0双角色设备(DRD)子系统，具有片上SS(USB3.0)物理层和HS/FS/LS(USB2.0)物理层 

 32. UFS 

通用闪存(UFS)接口是一个基于标准的串行接口。

设备内部有一个UFS模块-UFS0。UFS模块包括一个带有集成M-PHY的UFS 2.1主机控制器(HC)。

---

本文章是博主花费大量的时间精力进行梳理和总结而成，希望能帮助更多的小伙伴~  🙏🙏🙏

后续内容将持续更新，敬请期待(*^▽^*)

欢迎大家评论，点赞，收藏→→→